PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-199827

(43) Date of publication of application: 31.07.1998

(51) Int. CI.

H01L 21/28 G02F 1/1343 H01L 21/3205 H01L 29/786 H05K 1/02

(21) Application number: 08-358424

(71) Applicant : CASIO COMPUT CO LTD

(22) Date of filing:

28. 12. 1996

(72) Inventor : MIYAGAWA TATSUYA


SHIODA JUNJI

(54) WIRING STRUCTURE AND DISPLAY DEVICE USING THE SAME

(57) Abstract:

PROBLEM TO BE SOLVED: To set specific resistance to be not more than approximately $10\mu\Omega$ cm, even if a pinhole (void) is generated at the time of forming a scanning line inducing a gate electrode of Al-Nd alloy in an active matrix-type liquid crystal display device which is provided with a thin-film transistor.

SOLUTION: A scanning line including the gate electrode 2 is constituted of a first wiring layer 2a constituted of Al-Nd alloy, which is formed on a glass substrate 1, and of a second wiring layer 2b constituted of Al-Ti alloy, which is formed on the first wiring layer 2a. Even if the pinhole is generated in the first wiring layer 2a constituted of Al-Nd alloy, the second wiring layer 2b constituted of Al-Nd alloy can prevent disconnections, and specific resistance can be set to be not more than about $10\mu\Omega$ cm, even if pinholes are generated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-199827

(43)公開日 平成10年(1998) 7月31日


(51) Int.Cl.		識別記号		FI								
H01L	21/28	301		H0	1 L	21/28		3	01L			
								3	0 1 R			
G 0 2 F	1/1343			G 0	2 F	1/1343						
H01L	21/3205			H0	5 K	1/02			J			
	29/786			H O	1 L	21/88			R			
			審查請求				FD	(全		最終買	こ続く	
(21)出扇番目		特顧平8 -358424		(71)	出題人	000001	443	•				
						カシオ	計算機	株式会	} ≱⊦			
(22)出顧日		平成8年(1996)12月28日								番2号		
				(72)	発明者	宮川 達也						
				whether or warm throw a street or a						カシ		
							才計算機株式会社八王子研究所内					
				(72)	楚明者				,	, m, ii 3		
				f		東京都	八王子	市石川	I#T2951	番地の5	カシ	
									王子研		,,,,	
				(74)1	人墅分	、弁理士						

(54) 【発明の名称】 配線構造及びそれを用いた表示装置

(57) 【要約】

【課題】 薄膜トランジスタを備えたアクティブマトリックス型の液晶表示装置において、ゲート電極を含む走査ラインをAl-Nd合金によって形成した際に、ピンホール(ボイド)が発生しても別に問題はなく、しかも抵抗率を $10\mu\Omegacm$ 程度以下とする。

【解決手段】 ゲート電極2を含む走査ラインは、ガラス基板1上に形成されたA1-Nd合金からなる第1配線層2aと、この第1配線層2a上に形成されたA1-Ti合金からなる第2配線層2bとによって構成されている。この場合、A1-Nd合金からなる第1配線層2aにピンホールが発生しても、その上に形成されたA1-Ti合金からなる第2配線層2bによって断線を防止することができ、したがってピンホールが発生しても別に問題はなく、しかも抵抗率を10μΩcm程度以下とすることができる。



2

【特許請求の範囲】

【請求項1】 希土類元素の1種または2種以上を含有するA1合金からなる第1配線層とTi、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するA1合金からなる第2配線層とを含む複数の配線層で構成したことを特徴とする配線構造。

【請求項2】 A1-Nd合金からなる第1配線層とA 1-Ti合金からなる第2配線層とを含む複数の配線層 で構成したことを特徴とする配線構造。

【請求項3】 請求項1または2記載の発明において、 前記第1配線層が下層で、前記第2配線層が上層である ことを特徴とする配線構造。

【請求項4】 請求項1~3のいずれかに記載の発明に おいて、前記第1配線層及び前記第2配線層の少なくと も一方は表面に酸化膜を有することを特徴とする配線構造。

【請求項5】 主としてAlからなる第1配線層と、希 土類元素の1種または2種以上を含有するAl合金から なる第2配線層と、Ti、Ta、Mo、Cr等の高融点 金属の1種または2種以上を含有するAl合金からなる 第3配線層とによって配線を構成したことを特徴とする 配線構造。

【請求項6】 主としてAlからなる第1配線層と、Al-Nd合金からなる第2配線層と、Al-Ti合金からなる第3配線層とによって配線を構成したことを特徴とする配線構造。

【請求項7】 請求項5または6記載の発明において、 前記第1~第3配線層はこの順番で順次積層されている ことを特徴とする配線構造。

【請求項8】 請求項7記載の発明において、前記第1 ~第3配線層の少なくとも一層は表面に酸化膜を有する ことを特徴とする配線構造。

【請求項9】 透明絶縁基板と、希土類元素の1種または2種以上を含有するAl合金からなる第1配線層とTi、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第2配線層とを含む複数の配線層で構成した配線と、を具備することを特徴とする表示装置。

【請求項10】 薄膜トランジスタをスイッチング素子として画素電極に接続したアクティブ型の表示装置にお 40 いて、前記薄膜トランジスタのゲート、ソース、ドレイン電極の少なくとも1つを、希土類元素の1種または2 種以上を含有するAl合金からなる第1配線層とTi、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第2配線層とを含む複数の配線層で構成したことを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は配線構造及びそれ を用いた表示装置に関する。

[0002]

【従来の技術】例えば、アクティブマトリックス型の液 晶表示装置には、走査ライン及び信号ライン等からなる 配線を備えているとともに、走査ラインと信号ラインの 各交点近傍に画素電極及び該画素電極に接続されたスイ ッチング素子としての薄膜トランジスタを備えたものが ある。

【0003】図3は従来のこのような液晶表示装置の一 部の断面図を示したものである。この液晶表示装置はガ ラス基板1を備えている。ガラス基板1の上面の所定の 箇所にはゲート電極2を含む走査ライン(図示せず)が 形成され、その表面には陽極酸化膜3が形成され、その 上面全体にはゲート絶縁膜4が形成されている。ゲート 絶縁膜4の上面の所定の箇所でゲート電極2に対応する 部分にはアモルファスシリコンからなる半導体薄膜5が 形成されている。半導体薄膜5の上面の中央部にはプロ ッキング層6が形成されている。半導体薄膜5及びプロ ッキング層6の上面の両側にはn+シリコンからなるオ ーミックコンタクト層7、8が形成されている。オーミ ックコンタクト層7、8の各上面にはドレイン電極9及 びソース電極10が形成されている。また、これら電極 9、10の形成と同時に信号ライン (図示せず) が形成 されている。ゲート絶縁膜4の上面の所定の箇所にはI TOからなる画素電極11がソース電極10に接続され て形成されている。画素電極11の所定の部分を除く上 面全体にはパッシベーション膜12が形成されている。 【0004】ところで、ゲート電極2を含む走査ライン からなる配線の材料としては、一般に、Ti、Ta、M o、Cr等の高融点金属を含有するAl合金が用いられ ている。この場合、AlにTi等の高融点金属を含有さ せるのは、AIの耐熱性が十分でなく、後工程の加熱工 程においてヒロックが発生するのを抑制するためであ る。このように、耐ヒロック特性を考慮するのは、例え ば、ゲート電極2を含む走査ライン上に形成されるゲー

【0005】しかるに、このような耐ヒロック特性を考慮した場合、Ti等の含有量を3at%程度以下とすることができず、ひいては配線(ゲート電極2を含む走査ライン)の抵抗率を $20\mu\Omega$ cm程度以下とすることができない。一方、最近では、液晶表示装置の高精細化や高開口率化等に伴って、配線のより一層の低抵抗化が要求されている。このため、最近では、耐ヒロック特性が良く、しかも抵抗率を $10\mu\Omega$ cm程度以下とすることのできるAl-Nd合金が注目されている。

ト絶縁膜4の絶縁耐圧が低下しないようにするためであ

[0006]

る。

【発明が解決しようとする課題】しかしながら、A1-Nd合金からなる配線の場合には、ピンホール (ポイド) の発生が問題となっている。すなわち、走査ラインにピンホールが発生した場合には、走査ラインの断線に

より線欠陥となり、ゲート電極 2 にピンホールが発生した場合には、薄膜トランジスタの欠陥により点欠陥となり、歩留及び信頼性が低下することになる。この発明の課題は、配線にピンホールに起因する断線が生じないようにすることができ、しかも配線の抵抗率を 1 0 μ Ω c m程度以下とすることができるようにすることである。【0007】

【課題を解決するための手段】請求項1記載の発明は、 希土類元素の1種または2種以上を含有するA1合金からなる第1配線層とTi、Ta、Mo、Cr等の高融点 10 金属の1種または2種以上を含有するA1合金からなる 第2配線層とを含む複数の配線層で構成したものである。請求項5記載の発明は、主としてA1からなる第1 配線層と、希土類元素の1種または2種以上を含有する A1合金からなる第2配線層と、Ti、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するA1合金からなる第3配線層とによって配線を構成したものである。

【0008】この発明によれば、Nd等の希土類元素を含有するAl合金からなる配線層にピンホールが発生し 20でも、一体的に形成されたTi等の高融点金属を含有するAl合金からなる配線層によって断線を防止することができ、したがって配線にピンホールに起因する断線が生じないようにすることができ、しかも配線の抵抗率を10μΩcm程度以下とすることができる。

[0009]

【発明の実施の形態】図1はこの発明の第1実施形態における液晶表示装置の要部の断面図を示したものである。この図において、図3と同一名称部分には同一の符号を付し、その説明を適宜省略する。この第1実施形態では、ゲート電極2を含む走査ラインは、ガラス基板1上に形成されたNd等の希土類元素の1種または2種以上を含有するAl合金からなる第1配線層2aと、この第1配線層2a上に形成されたTi、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第2配線層2bとによって構成されている。そして、両配線層2a、2bからなるゲート電極2を含む走査ラインの表面には陽極酸化膜3が形成されている。

【0010】このようなゲート電極2を含む走査ライン 40 では、Nd等の希土類元素を含有するAl合金からなる 第1配線層2aにピンホールが発生しても、その上に形成されたTi等の高融点金属を含有するAl合金からなる第2配線層2bによって断線を防止することができ、したがってピンホールに起因する断線が生じないようにすることができ、しかも抵抗率を10μΩcm程度以下とすることができる。この結果、低抵抗化を図ることができるとともに、歩留及び信頼性の向上を図ることができる。

【0011】次に、両配線層2a、2bの具体的材料及

び具体的数値の一例について説明する。第1配線層2 a はNdが0.5~1.5 a t %含有されたAl-Nd合金であり、例えば、Al-1 a t %Nd合金によって形成すると、その抵抗率 ρ_1 は約7.5 μ Ω c m となる。第2配線層2 b は T i が2.5~5 a t %含有されたAl-T i 合金であり、例えば、Al-2.9 a t % T i 合金によって形成すると、その抵抗率 ρ_2 は約20 μ Ω c m となる。そして、第1配線層2 a と第2配線層2 b との膜厚の比を6:4とする。この場合、計算の都合上、両配線層2 a 、2 b の合計膜厚を1000 Åとすると、第1配線層2 a の膜厚 t_1 は600 Åとなり、第2配線層2 b の膜厚 t_2 は400 Åとなる。

【0012】ところで、抵抗率 ρ とシート抵抗Rs (Ω / \Box) と膜厚t (cm) との間には、 ρ =Rs×tの関係がある。したがって、第1配線層2aのシート抵抗Rs1は、 ρ 1/t1=7.5 μ Ω cm/600Å=1.25 Ω / \Box となる。第2配線層2bのシート抵抗Rs2は、 ρ 2/t2=20 μ Ω cm/400Å=5 Ω / \Box となる。そして、両配線層2a、2bの合成シート抵抗Rsは、両配線層2a、2bが抵抗として並列になっているので、1/{(1/Rs1)+(1/Rs2)}=1 Ω / \Box となる。この結果、両配線層2a、2bの合成抵抗率 ρ t、Rs×t=1 Ω / \Box ×1000Å=10 μ Ω cmとなり、低抵抗化を図ることができる。

【0013】次に、図2はこの発明の第2実施形態における液晶表示装置の要部の断面図を示したものである。この図において、図3と同一名称部分には同一の符号を付し、その説明を適宜省略する。この第2実施形態では、ゲート電極2を含む走査ラインは、ガラス基板1上に形成された主としてA1からなる第1配線層2cと、この第1配線層2c上に形成されたNd等の希土類元素の1種または2種以上を含有するA1合金からなる第2配線層2dと、この第2配線層2d上に形成されたTi、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するA1合金からなる第3配線層2eとによって構成されている。この場合も、第1~第3配線層2c~2eからなるゲート電極2を含む走査ラインの表面には陽極酸化膜3が形成されている。

【0014】そして、このようなゲート電極2を含む走査ラインの場合も、A1-Nd合金からなる第2配線層2dにピンホールが発生しても、その上に形成されたA1-Ti合金からなる第3配線層2eによって断線を防止することができ、したがってピンホールに起因する断線が生じないようにすることができ、しかも抵抗率を10μΩcm程度以下とすることができる。この結果、低抵抗化を図ることができるとともに、歩留及び信頼性の向上を図ることができる。

【0015】次に、第1~第3配線層2c~2eの具体的材料及び具体的数値の一例について説明する。第1配線層2cを主としてAlからなる材料によって形成する

と、その抵抗率 ρ_3 は約 $3\mu\Omega$ cmとなる。第2配線層 2 dをA1-1 a t %N d合金によって形成すると、その抵抗率 ρ_4 は約7. $5\mu\Omega$ cmとなる。第3配線層 2 eをA1-2. 9 a t %T i 合金によって形成すると、その抵抗率 ρ_5 は約20 $\mu\Omega$ cmとなる。そして、第1 ~第3配線層 c ~2 eの膜厚の比を5: 2: 3 とする。この場合も、計算の都合上、第1 ~第3 配線層 2 c ~2 eの合計膜厚を1000Aとすると、第1 配線層 2 c の膜厚 13 は 13 に以降 13 に以降 14 に 14 に 13 に以降 14 に 14 に 15 に 16 に 17 に 18 に 19 に 19

【0016】そして、第1配線層2cのシート抵抗Rs 3は、ρ3/t3=3μΩcm/500Å=0.6Ω/□となる。第2配線層2dのシート抵抗Rs4は、ρ4/t4=7.5μΩcm/200Å=3.75Ω/□となる。第3配線層2eのシート抵抗Rs5は、ρ5/t5=20μΩcm/300Å=6.67Ω/□となる。そして、第1~第3配線層2c~2eの合成シート抵抗Rsは、第1~第3配線層2c~2eが抵抗として並列になっているので、1/{(1/Rs3)+(1/Rs4)+20(1/Rs5)}=0.48Ω/□となる。この結果、第1~第3配線層2c~2eの合成抵抗率ρは、Rs×t=0.48Ω/□×1000Å=4.8μΩcmとなり、より一層の低抵抗化を図ることができる。

【0017】なお、上記実施形態では、表示装置に適用 した場合で示したが、本発明の配線構造は、表示装置以 外の配線として幅広く適用できるものである。また、薄 膜トランジスタのゲート電極を含む走査ラインに限らず、ソース電極、ドレイン電極またはこれらの電極を含む信号ラインの配線としても使用することができる。

[0018]

【発明の効果】以上説明したように、この発明によれば、Nd等の希土類元素を含有するAl合金からなる配線層にピンホールが発生しても、一体的に形成されたTi等の高融点金属を含有するAl合金からなる配線層によって断線を防止することができるので、配線にピンホールに起因する断線が生じないようにすることができ、しかも配線の抵抗率を10μΩcm程度以下とすることができ、ひいては低抵抗化を図ることができるともに、歩留及び信頼性の向上を図ることができる。

【図面の簡単な説明】

【図1】この発明の第1実施形態における液晶表示装置の要部の断面図。

【図2】この発明の第2実施形態における液晶表示装置の要部の断面図。

【図3】従来の液晶表示装置の一部の断面図。

マスタイプ 【符号の説明】

2 ゲート電極


2 a 第1配線層

2 b 第2配線層

2 c 第1配線層 .


2 d 第2配線層

2e 第3配線層



BEST AVAILABLE COPY

[図3]



フロントページの続き

(51) Int.C1.6 H O 5 K 1/02 識別記号

2号

FI.

H01L 29/78

6 1 7 L

6 1 7 M